東工大で開発されたC2RTL技術は、任意のHW回路構造をSW記述（C/C++言語）によって直接表現する記述形式と、この記述形式からRTL記述のHW構造を自動的に合成する技術です。
C2RTL 技術の大きな特徴は、SoCに搭載されるあらゆる回路部品（信号処理系、ステートマシン・制御系、プロセッサ、メモリサブシステム、バスサブシステム、IOインターフェース等）の機能や構造を標準的なC/C++記述で表現できることであり、SystemCのようなHW記述用の標準クラスライブラリを必要としません。
C2RTL技術は、高位合成技術とは全く異なるアプローチを取っているため、互いに相補的な関係にあります。例えば、個別機能部品の設計に高位合成技術を使い、高位合成が不得意とされる制御系回路やSoC全体のインテグレーションにC2RTL技術を使うことも可能です。
また、高速・高並列処理を実現するために詳細なHW構造を設計者が記述したい場合（プロセッサアーキテクチャ、メモリサブシステム、高速IO）などもC2RTL技術は非常に有用です。このようなC2RTLの特徴を活かし、サードパーティが提供する商用IPの記述形式としてC2RTLを用いることにより、容易にSystemCモデルを生成することが可能となり、ESL開発モデルの大変効果的な技術です。